裴信电子浅谈ESD结构设计方法

    裴信电子是一家专业从事ESD静电保护模块销售与生产的公司，现已经营多年，在这一领域积累了许许多多的知识和经验，现在裴信电子来给大家分享一下全芯片的ESD结构设计时注意遵循原则，希望对大家有所帮助。

 

    (1)外围VDD、VSS走线尽可能宽,减小走线上的电阻;

 

　　(2)设计一种VDD-VSS之间的电压箝位结构,且在发生ESD时能提供VDD-VSS直接低阻抗电流泄放通道。对于面积较大的电路,最好在芯片的四周各放置一个这样的结构,若有可能,在芯片外围放置多个VDD、VSS的PAD,也可以增强整体电路的抗ESD能力;

 

　　(3)外围保护结构的电源及地的走线尽量与内部走线分开,外围ESD静电保护结构尽量做到均匀设计,避免版图设计上出现ESD薄弱环节；

 

　　(4)ESD静电保护结构的设计要在电路的ESD性能、芯片面积、保护结构对电路特性的影响如输入信号完整性、电路速度、输出驱动能力等进行平衡考虑设计,还需要考虑工艺的容差,使电路设计达到最优化；

 

　　(5)在实际设计的一些电路中,有时没有直接的VDD-VSS电压箝位保护结构,此时,VDD-VSS之间的电压箝位及ESD电流泄放主要利用全芯片整个电路的阱与衬底的接触空间。所以在外围电路要尽可能多地增加阱与衬底的接触,且N+P+的间距一致。若有空间,则最好在VDD、VSS的PAD旁边及四周增加VDD-VSS电压箝位保护结构,这样不仅增强了VDD-VSS模式下的抗ESD能力,也增强了I/O-I/O模式下的抗ESD能力。

 

　　一般只要有了上述的大致原则,在与芯片面积折中的考虑下,一般亚微米CMOS电路的抗ESD电压可达到2500V以上,已经可以满足商用民品电路设计的ESD可靠性要求。

 

　　对于深亚微米超大规模CMOSIC的ESD结构设计,常规的ESD静电保护结构通常不再使用了,通常大多是深亚微米工艺的Foundry生产线都有自己外围标准的ESD结构提供,有严格标准的ESD结构设计规则等,设计师只需调用其结构就可以了,这可使芯片设计师把更多精力放在电路本身的功能、性能等方面的设计。